diff options
| author | 2021-01-09 03:30:07 -0300 | |
|---|---|---|
| committer | 2021-07-22 21:51:21 -0400 | |
| commit | 2d48a7b4d0666ad16d03a22d85712617a0849046 (patch) | |
| tree | dd1069afca86f66e77e3438da77421a43adf5091 /src/shader_recompiler/frontend/maxwell/translate/impl/impl.h | |
| parent | thread_worker: Fix compile time error (diff) | |
| download | yuzu-2d48a7b4d0666ad16d03a22d85712617a0849046.tar.gz yuzu-2d48a7b4d0666ad16d03a22d85712617a0849046.tar.xz yuzu-2d48a7b4d0666ad16d03a22d85712617a0849046.zip | |
shader: Initial recompiler work
Diffstat (limited to 'src/shader_recompiler/frontend/maxwell/translate/impl/impl.h')
| -rw-r--r-- | src/shader_recompiler/frontend/maxwell/translate/impl/impl.h | 316 |
1 files changed, 316 insertions, 0 deletions
diff --git a/src/shader_recompiler/frontend/maxwell/translate/impl/impl.h b/src/shader_recompiler/frontend/maxwell/translate/impl/impl.h new file mode 100644 index 000000000..bc607b002 --- /dev/null +++ b/src/shader_recompiler/frontend/maxwell/translate/impl/impl.h | |||
| @@ -0,0 +1,316 @@ | |||
| 1 | // Copyright 2021 yuzu Emulator Project | ||
| 2 | // Licensed under GPLv2 or any later version | ||
| 3 | // Refer to the license.txt file included. | ||
| 4 | |||
| 5 | #include "shader_recompiler/environment.h" | ||
| 6 | #include "shader_recompiler/frontend/ir/basic_block.h" | ||
| 7 | #include "shader_recompiler/frontend/ir/ir_emitter.h" | ||
| 8 | #include "shader_recompiler/frontend/maxwell/instruction.h" | ||
| 9 | |||
| 10 | namespace Shader::Maxwell { | ||
| 11 | |||
| 12 | class TranslatorVisitor { | ||
| 13 | public: | ||
| 14 | explicit TranslatorVisitor(Environment& env_, IR::Block& block) : env{env_} ,ir(block) {} | ||
| 15 | |||
| 16 | Environment& env; | ||
| 17 | IR::IREmitter ir; | ||
| 18 | |||
| 19 | void AL2P(u64 insn); | ||
| 20 | void ALD(u64 insn); | ||
| 21 | void AST(u64 insn); | ||
| 22 | void ATOM_cas(u64 insn); | ||
| 23 | void ATOM(u64 insn); | ||
| 24 | void ATOMS_cas(u64 insn); | ||
| 25 | void ATOMS(u64 insn); | ||
| 26 | void B2R(u64 insn); | ||
| 27 | void BAR(u64 insn); | ||
| 28 | void BFE_reg(u64 insn); | ||
| 29 | void BFE_cbuf(u64 insn); | ||
| 30 | void BFE_imm(u64 insn); | ||
| 31 | void BFI_reg(u64 insn); | ||
| 32 | void BFI_rc(u64 insn); | ||
| 33 | void BFI_cr(u64 insn); | ||
| 34 | void BFI_imm(u64 insn); | ||
| 35 | void BPT(u64 insn); | ||
| 36 | void BRA(u64 insn); | ||
| 37 | void BRK(u64 insn); | ||
| 38 | void BRX(u64 insn); | ||
| 39 | void CAL(u64 insn); | ||
| 40 | void CCTL(u64 insn); | ||
| 41 | void CCTLL(u64 insn); | ||
| 42 | void CONT(u64 insn); | ||
| 43 | void CS2R(u64 insn); | ||
| 44 | void CSET(u64 insn); | ||
| 45 | void CSETP(u64 insn); | ||
| 46 | void DADD_reg(u64 insn); | ||
| 47 | void DADD_cbuf(u64 insn); | ||
| 48 | void DADD_imm(u64 insn); | ||
| 49 | void DEPBAR(u64 insn); | ||
| 50 | void DFMA_reg(u64 insn); | ||
| 51 | void DFMA_rc(u64 insn); | ||
| 52 | void DFMA_cr(u64 insn); | ||
| 53 | void DFMA_imm(u64 insn); | ||
| 54 | void DMNMX_reg(u64 insn); | ||
| 55 | void DMNMX_cbuf(u64 insn); | ||
| 56 | void DMNMX_imm(u64 insn); | ||
| 57 | void DMUL_reg(u64 insn); | ||
| 58 | void DMUL_cbuf(u64 insn); | ||
| 59 | void DMUL_imm(u64 insn); | ||
| 60 | void DSET_reg(u64 insn); | ||
| 61 | void DSET_cbuf(u64 insn); | ||
| 62 | void DSET_imm(u64 insn); | ||
| 63 | void DSETP_reg(u64 insn); | ||
| 64 | void DSETP_cbuf(u64 insn); | ||
| 65 | void DSETP_imm(u64 insn); | ||
| 66 | void EXIT(u64 insn); | ||
| 67 | void F2F_reg(u64 insn); | ||
| 68 | void F2F_cbuf(u64 insn); | ||
| 69 | void F2F_imm(u64 insn); | ||
| 70 | void F2I_reg(u64 insn); | ||
| 71 | void F2I_cbuf(u64 insn); | ||
| 72 | void F2I_imm(u64 insn); | ||
| 73 | void FADD_reg(u64 insn); | ||
| 74 | void FADD_cbuf(u64 insn); | ||
| 75 | void FADD_imm(u64 insn); | ||
| 76 | void FADD32I(u64 insn); | ||
| 77 | void FCHK_reg(u64 insn); | ||
| 78 | void FCHK_cbuf(u64 insn); | ||
| 79 | void FCHK_imm(u64 insn); | ||
| 80 | void FCMP_reg(u64 insn); | ||
| 81 | void FCMP_rc(u64 insn); | ||
| 82 | void FCMP_cr(u64 insn); | ||
| 83 | void FCMP_imm(u64 insn); | ||
| 84 | void FFMA_reg(u64 insn); | ||
| 85 | void FFMA_rc(u64 insn); | ||
| 86 | void FFMA_cr(u64 insn); | ||
| 87 | void FFMA_imm(u64 insn); | ||
| 88 | void FFMA32I(u64 insn); | ||
| 89 | void FLO_reg(u64 insn); | ||
| 90 | void FLO_cbuf(u64 insn); | ||
| 91 | void FLO_imm(u64 insn); | ||
| 92 | void FMNMX_reg(u64 insn); | ||
| 93 | void FMNMX_cbuf(u64 insn); | ||
| 94 | void FMNMX_imm(u64 insn); | ||
| 95 | void FMUL_reg(u64 insn); | ||
| 96 | void FMUL_cbuf(u64 insn); | ||
| 97 | void FMUL_imm(u64 insn); | ||
| 98 | void FMUL32I(u64 insn); | ||
| 99 | void FSET_reg(u64 insn); | ||
| 100 | void FSET_cbuf(u64 insn); | ||
| 101 | void FSET_imm(u64 insn); | ||
| 102 | void FSETP_reg(u64 insn); | ||
| 103 | void FSETP_cbuf(u64 insn); | ||
| 104 | void FSETP_imm(u64 insn); | ||
| 105 | void FSWZADD(u64 insn); | ||
| 106 | void GETCRSPTR(u64 insn); | ||
| 107 | void GETLMEMBASE(u64 insn); | ||
| 108 | void HADD2_reg(u64 insn); | ||
| 109 | void HADD2_cbuf(u64 insn); | ||
| 110 | void HADD2_imm(u64 insn); | ||
| 111 | void HADD2_32I(u64 insn); | ||
| 112 | void HFMA2_reg(u64 insn); | ||
| 113 | void HFMA2_rc(u64 insn); | ||
| 114 | void HFMA2_cr(u64 insn); | ||
| 115 | void HFMA2_imm(u64 insn); | ||
| 116 | void HFMA2_32I(u64 insn); | ||
| 117 | void HMUL2_reg(u64 insn); | ||
| 118 | void HMUL2_cbuf(u64 insn); | ||
| 119 | void HMUL2_imm(u64 insn); | ||
| 120 | void HMUL2_32I(u64 insn); | ||
| 121 | void HSET2_reg(u64 insn); | ||
| 122 | void HSET2_cbuf(u64 insn); | ||
| 123 | void HSET2_imm(u64 insn); | ||
| 124 | void HSETP2_reg(u64 insn); | ||
| 125 | void HSETP2_cbuf(u64 insn); | ||
| 126 | void HSETP2_imm(u64 insn); | ||
| 127 | void I2F_reg(u64 insn); | ||
| 128 | void I2F_cbuf(u64 insn); | ||
| 129 | void I2F_imm(u64 insn); | ||
| 130 | void I2I_reg(u64 insn); | ||
| 131 | void I2I_cbuf(u64 insn); | ||
| 132 | void I2I_imm(u64 insn); | ||
| 133 | void IADD_reg(u64 insn); | ||
| 134 | void IADD_cbuf(u64 insn); | ||
| 135 | void IADD_imm(u64 insn); | ||
| 136 | void IADD3_reg(u64 insn); | ||
| 137 | void IADD3_cbuf(u64 insn); | ||
| 138 | void IADD3_imm(u64 insn); | ||
| 139 | void IADD32I(u64 insn); | ||
| 140 | void ICMP_reg(u64 insn); | ||
| 141 | void ICMP_rc(u64 insn); | ||
| 142 | void ICMP_cr(u64 insn); | ||
| 143 | void ICMP_imm(u64 insn); | ||
| 144 | void IDE(u64 insn); | ||
| 145 | void IDP_reg(u64 insn); | ||
| 146 | void IDP_imm(u64 insn); | ||
| 147 | void IMAD_reg(u64 insn); | ||
| 148 | void IMAD_rc(u64 insn); | ||
| 149 | void IMAD_cr(u64 insn); | ||
| 150 | void IMAD_imm(u64 insn); | ||
| 151 | void IMAD32I(u64 insn); | ||
| 152 | void IMADSP_reg(u64 insn); | ||
| 153 | void IMADSP_rc(u64 insn); | ||
| 154 | void IMADSP_cr(u64 insn); | ||
| 155 | void IMADSP_imm(u64 insn); | ||
| 156 | void IMNMX_reg(u64 insn); | ||
| 157 | void IMNMX_cbuf(u64 insn); | ||
| 158 | void IMNMX_imm(u64 insn); | ||
| 159 | void IMUL_reg(u64 insn); | ||
| 160 | void IMUL_cbuf(u64 insn); | ||
| 161 | void IMUL_imm(u64 insn); | ||
| 162 | void IMUL32I(u64 insn); | ||
| 163 | void IPA(u64 insn); | ||
| 164 | void ISBERD(u64 insn); | ||
| 165 | void ISCADD_reg(u64 insn); | ||
| 166 | void ISCADD_cbuf(u64 insn); | ||
| 167 | void ISCADD_imm(u64 insn); | ||
| 168 | void ISCADD32I(u64 insn); | ||
| 169 | void ISET_reg(u64 insn); | ||
| 170 | void ISET_cbuf(u64 insn); | ||
| 171 | void ISET_imm(u64 insn); | ||
| 172 | void ISETP_reg(u64 insn); | ||
| 173 | void ISETP_cbuf(u64 insn); | ||
| 174 | void ISETP_imm(u64 insn); | ||
| 175 | void JCAL(u64 insn); | ||
| 176 | void JMP(u64 insn); | ||
| 177 | void JMX(u64 insn); | ||
| 178 | void KIL(u64 insn); | ||
| 179 | void LD(u64 insn); | ||
| 180 | void LDC(u64 insn); | ||
| 181 | void LDG(u64 insn); | ||
| 182 | void LDL(u64 insn); | ||
| 183 | void LDS(u64 insn); | ||
| 184 | void LEA_hi_reg(u64 insn); | ||
| 185 | void LEA_hi_cbuf(u64 insn); | ||
| 186 | void LEA_lo_reg(u64 insn); | ||
| 187 | void LEA_lo_cbuf(u64 insn); | ||
| 188 | void LEA_lo_imm(u64 insn); | ||
| 189 | void LEPC(u64 insn); | ||
| 190 | void LONGJMP(u64 insn); | ||
| 191 | void LOP_reg(u64 insn); | ||
| 192 | void LOP_cbuf(u64 insn); | ||
| 193 | void LOP_imm(u64 insn); | ||
| 194 | void LOP3_reg(u64 insn); | ||
| 195 | void LOP3_cbuf(u64 insn); | ||
| 196 | void LOP3_imm(u64 insn); | ||
| 197 | void LOP32I(u64 insn); | ||
| 198 | void MEMBAR(u64 insn); | ||
| 199 | void MOV_reg(u64 insn); | ||
| 200 | void MOV_cbuf(u64 insn); | ||
| 201 | void MOV_imm(u64 insn); | ||
| 202 | void MOV32I(u64 insn); | ||
| 203 | void MUFU(u64 insn); | ||
| 204 | void NOP(u64 insn); | ||
| 205 | void OUT_reg(u64 insn); | ||
| 206 | void OUT_cbuf(u64 insn); | ||
| 207 | void OUT_imm(u64 insn); | ||
| 208 | void P2R_reg(u64 insn); | ||
| 209 | void P2R_cbuf(u64 insn); | ||
| 210 | void P2R_imm(u64 insn); | ||
| 211 | void PBK(u64 insn); | ||
| 212 | void PCNT(u64 insn); | ||
| 213 | void PEXIT(u64 insn); | ||
| 214 | void PIXLD(u64 insn); | ||
| 215 | void PLONGJMP(u64 insn); | ||
| 216 | void POPC_reg(u64 insn); | ||
| 217 | void POPC_cbuf(u64 insn); | ||
| 218 | void POPC_imm(u64 insn); | ||
| 219 | void PRET(u64 insn); | ||
| 220 | void PRMT_reg(u64 insn); | ||
| 221 | void PRMT_rc(u64 insn); | ||
| 222 | void PRMT_cr(u64 insn); | ||
| 223 | void PRMT_imm(u64 insn); | ||
| 224 | void PSET(u64 insn); | ||
| 225 | void PSETP(u64 insn); | ||
| 226 | void R2B(u64 insn); | ||
| 227 | void R2P_reg(u64 insn); | ||
| 228 | void R2P_cbuf(u64 insn); | ||
| 229 | void R2P_imm(u64 insn); | ||
| 230 | void RAM(u64 insn); | ||
| 231 | void RED(u64 insn); | ||
| 232 | void RET(u64 insn); | ||
| 233 | void RRO_reg(u64 insn); | ||
| 234 | void RRO_cbuf(u64 insn); | ||
| 235 | void RRO_imm(u64 insn); | ||
| 236 | void RTT(u64 insn); | ||
| 237 | void S2R(u64 insn); | ||
| 238 | void SAM(u64 insn); | ||
| 239 | void SEL_reg(u64 insn); | ||
| 240 | void SEL_cbuf(u64 insn); | ||
| 241 | void SEL_imm(u64 insn); | ||
| 242 | void SETCRSPTR(u64 insn); | ||
| 243 | void SETLMEMBASE(u64 insn); | ||
| 244 | void SHF_l_reg(u64 insn); | ||
| 245 | void SHF_l_imm(u64 insn); | ||
| 246 | void SHF_r_reg(u64 insn); | ||
| 247 | void SHF_r_imm(u64 insn); | ||
| 248 | void SHFL(u64 insn); | ||
| 249 | void SHL_reg(u64 insn); | ||
| 250 | void SHL_cbuf(u64 insn); | ||
| 251 | void SHL_imm(u64 insn); | ||
| 252 | void SHR_reg(u64 insn); | ||
| 253 | void SHR_cbuf(u64 insn); | ||
| 254 | void SHR_imm(u64 insn); | ||
| 255 | void SSY(u64 insn); | ||
| 256 | void ST(u64 insn); | ||
| 257 | void STG(u64 insn); | ||
| 258 | void STL(u64 insn); | ||
| 259 | void STP(u64 insn); | ||
| 260 | void STS(u64 insn); | ||
| 261 | void SUATOM_cas(u64 insn); | ||
| 262 | void SULD(u64 insn); | ||
| 263 | void SURED(u64 insn); | ||
| 264 | void SUST(u64 insn); | ||
| 265 | void SYNC(u64 insn); | ||
| 266 | void TEX(u64 insn); | ||
| 267 | void TEX_b(u64 insn); | ||
| 268 | void TEXS(u64 insn); | ||
| 269 | void TLD(u64 insn); | ||
| 270 | void TLD_b(u64 insn); | ||
| 271 | void TLD4(u64 insn); | ||
| 272 | void TLD4_b(u64 insn); | ||
| 273 | void TLD4S(u64 insn); | ||
| 274 | void TLDS(u64 insn); | ||
| 275 | void TMML(u64 insn); | ||
| 276 | void TMML_b(u64 insn); | ||
| 277 | void TXA(u64 insn); | ||
| 278 | void TXD(u64 insn); | ||
| 279 | void TXD_b(u64 insn); | ||
| 280 | void TXQ(u64 insn); | ||
| 281 | void TXQ_b(u64 insn); | ||
| 282 | void VABSDIFF(u64 insn); | ||
| 283 | void VABSDIFF4(u64 insn); | ||
| 284 | void VADD(u64 insn); | ||
| 285 | void VMAD(u64 insn); | ||
| 286 | void VMNMX(u64 insn); | ||
| 287 | void VOTE(u64 insn); | ||
| 288 | void VOTE_vtg(u64 insn); | ||
| 289 | void VSET(u64 insn); | ||
| 290 | void VSETP(u64 insn); | ||
| 291 | void VSHL(u64 insn); | ||
| 292 | void VSHR(u64 insn); | ||
| 293 | void XMAD_reg(u64 insn); | ||
| 294 | void XMAD_rc(u64 insn); | ||
| 295 | void XMAD_cr(u64 insn); | ||
| 296 | void XMAD_imm(u64 insn); | ||
| 297 | |||
| 298 | [[nodiscard]] IR::U32 X(IR::Reg reg); | ||
| 299 | void X(IR::Reg dest_reg, const IR::U32& value); | ||
| 300 | |||
| 301 | [[nodiscard]] IR::U32 GetCbuf(u64 insn); | ||
| 302 | |||
| 303 | [[nodiscard]] IR::U32 GetImm(u64 insn); | ||
| 304 | |||
| 305 | void SetZFlag(const IR::U1& value); | ||
| 306 | void SetSFlag(const IR::U1& value); | ||
| 307 | void SetCFlag(const IR::U1& value); | ||
| 308 | void SetOFlag(const IR::U1& value); | ||
| 309 | |||
| 310 | void ResetZero(); | ||
| 311 | void ResetSFlag(); | ||
| 312 | void ResetCFlag(); | ||
| 313 | void ResetOFlag(); | ||
| 314 | }; | ||
| 315 | |||
| 316 | } // namespace Shader::Maxwell | ||